

Práctica 2: Sumador/Restador en Ca1 y en Ca2

Las dos prácticas siguientes están dedicadas a la construcción de una Unidad Aritmético-Lógica (ALU) muy simple que es capaz de ejecutar unas pocas instrucciones aritméticas y lógicas.


El objeto de esta práctica es la realización de un Sumador/Restador en Ca1 y en Ca2, con el fin de incluirlo en la parte aritmética de la mencionada ALU.

Para poder abordar la práctica es necesario:

- Comprender correctamente la representación de los números enteros tanto en Ca1 como en Ca2.
- Saber realizar las operaciones de suma y resta en ambos convenios, conocer el rango de representación de los números tanto en Ca1 como en Ca2, y saber interpretar los resultados.
- Distinguir la diferencia entre acarreo y desbordamiento (*overflow*).

Funcionamiento del circuito:

El circuito de la figura representa un bloque jerárquico correspondiente a un sumador restador en Ca1 y en Ca2. Las entradas de datos **A** y **B** son números de cuatro bits incluido el signo. **S_R** es la entrada que decide si la operación a realizar es una suma ($S_R=0$) o una resta ($S_R=1$). La entrada **Ca1_Ca2** determina si la operación se realiza en Ca2 ($Ca1_Ca2=0$) o en Ca1 ($Ca1_Ca2=1$).



La construcción de este Sumador/Restador la realizaremos en varios pasos. Inicialmente se deben obtener por separado el sumador/restador en Ca1 y el sumador/restador en Ca2. Una vez que se haya comprobado el funcionamiento de ambos por separado, se debe diseñar el circuito conjunto que realiza las operaciones en ambos convenios, Ca1 y Ca2.

Así, los pasos que vamos a seguir en esta práctica para la construcción de este sumador/restador son los siguientes:

1. Construcción de un sumador restador en complemento a 1.
2. Diseño del circuito de prueba correspondiente para realizar la comprobación del correcto funcionamiento del sumador/restador en Ca1.
3. Construcción de un sumador/restador en complemento a 2.
4. Diseño del circuito de prueba correspondiente para realizar la comprobación del correcto funcionamiento del sumador/restador en Ca2.
5. Construcción de un circuito que realiza las operaciones tanto en Ca1 como en Ca2.
6. Por último, diseño del circuito de prueba para la realización de las pruebas oportunas y la generación del bloque jerárquico del sumador/restador universal.

1) Analice este circuito y explique detalladamente su funcionamiento.




Figura 1

Se debe construir este diseño en Multisim y realizar las pruebas de su correcto funcionamiento.


Para realizar las pruebas utilice los datos de la siguiente tabla. Rellene todos los campos de la tabla y compruebe que los datos obtenidos de forma teórica, coinciden con los resultados vía simulación una vez que haya montado el circuito de la figura en el Multisim y haya aplicado los valores de la tabla a las entradas del circuito.

$A_{(10)}$	$B_{(10)}$	$A_3 A_2 A_1 A_0$	$B_3 B_2 B_1 B_0$	S/R	$R_3 R_2 R_1 R_0$	C	Ov (S/N)	$R_{(10)}$
2	3	0 0 1 0	0 0 1 1	0	0 1 0 1	0	N	5
-1	-5	1 1 1 0	1 0 1 0	1	0 0 1 1	1	N	4
-6	3	1 0 0 1	0 0 1 1	1	0 1 0 1	1	S	-9
-3	2	1 1 0 0	0 0 1 0	0	1 1 1 0	0	N	-1

La columna S/R indica si la operación es una suma (0) o una resta (1). $R_3 R_2 R_1 R_0$ representan el resultado binario de la operación, mientras que $R_{(10)}$ indica su valor decimal. "C" es el valor del acarreo de salida, y en "Ov" se debe indicar si se ha producido *overflow* en la operación, lo cual se debe comprobar de manera teórica.

El aspecto de los datos a introducir en el Generador de Palabras puede ser similar a los mostrados en la siguiente imagen:

Obsérvese que en la ventana de datos, los bits 0-3 y 4-7 corresponden a los operandos A y B, y el bit de peso 8 se corresponde con la señal S/R (0 → suma; 1 → resta).




- 2) Modifique el circuito de la *Figura 1* para obtener un sumador/restador en Ca2. Esto se consigue con una pequeña modificación del circuito que realiza la suma/resta en Ca1. Realice el montaje incluyendo los elementos de prueba necesarios (Generador de Palabras, indicadores, etc.).
- 3) Para comprobar el correcto funcionamiento del sumador/restador en Ca2, rellene la siguiente tabla y compruebe que los datos obtenidos de forma teórica coinciden con los resultados vía simulación, una vez que haya montado el circuito en Multisim y haya aplicado los valores de la tabla a las entradas del circuito.

$A_{(10)}$	$B_{(10)}$	$A_3 A_2 A_1 A_0$	$B_3 B_2 B_1 B_0$	S/R	$R_3 R_2 R_1 R_0$	C	Ov (S/N)	$R_{(10)}$
6	1	0 1 1 0	0 0 0 1	0	0 1 1 1	0	N	7
-1	-4	1 1 1 1	1 1 0 0	1	1 1 0 0	1	S	3
-6	5	1 0 1 0	0 1 0 1	1	1 1 0 1	0	N	-11
-7	2	1 0 0 1	0 0 1 0	0	1 0 1 1	0	N	-5

- 4) Una vez vistos los diseños de ambos sumadores/restadores por separado, se debe realizar el diseño que realiza la suma/resta universal, esto es, tanto en Ca1 como en Ca2.

Realizados los dos diseños, para Ca1 y para Ca2, se deberá tener clara la pequeña diferencia que hay entre ambos diseños. Para la construcción del circuito conjunto, partiremos del diseño que se muestra aquí, el cual, como se puede apreciar, se puede obtener, con una pequeña modificación, a partir de uno cualquiera de los diseños anteriores (el S/R en Ca1 o en Ca2). A este nuevo circuito lo llamaremos "SR_BJ".



- 5) El circuito SR_BJ que acabamos de ver en el apartado anterior no sabe sumar/restar ni en Ca1 ni en Ca2, pero queda dispuesto para que con un pequeño añadido se convierta en el sumador/restador tanto en Ca1 como en Ca2.

El propósito de este apartado es la construcción del sumador/restador universal (en Ca1 y en Ca2).

- 6) Con ayuda del Generador de Palabras, diseñe un circuito de prueba para el sumador/restador universal del apartado anterior y realice las pruebas pertinentes.

- 7) Una vez verificado el comportamiento del sumador/restador universal, solo resta generar su correspondiente bloque jerárquico, al que denominaremos "ParteAritmetica_BJ", ya que este módulo constituirá la parte aritmética de la ALU que completaremos en la siguiente práctica.

ParteAritmetica_BJ

